品的設(shè)計成功率、縮短產(chǎn)品的整體的設(shè)計周期?；诋a(chǎn)品性能分析、設(shè)計的電子產(chǎn)品開發(fā)流程。
傳統(tǒng)的電子產(chǎn)品設(shè)計流程已經(jīng)不適合通信、電信領(lǐng)域的高密度、高速電路設(shè)計?；诋a(chǎn)品性能分析的高速PCB設(shè)計流程引入成為了必然，高速PCB設(shè)計電子產(chǎn)品開發(fā)流程如下圖所示：
從上面的流程圖我們可以很明顯的看出，與傳統(tǒng)的電子產(chǎn)品的開發(fā)流程相比，它在PCB設(shè)計的流程階段上加入了兩個重要的設(shè)計環(huán)節(jié)和一個測試驗證環(huán)節(jié)，很好的克服了傳統(tǒng)設(shè)計流程的弊端?，F(xiàn)對加入的環(huán)節(jié)說明如下：
一、PCB設(shè)計前的仿真分析階段：
設(shè)計工程師在原理設(shè)計的過程中，PCB設(shè)計前通過對時序、信噪、串?dāng)_、電源構(gòu)造、插件信號定義、信號負(fù)載結(jié)構(gòu)、散熱環(huán)境、電磁兼容等多方面進(jìn)行預(yù)分析，可以使設(shè)計工程師在進(jìn)行實際的布局布線前對系統(tǒng)的時間特性、信號完整性、電源完整性、散熱情況、EMI等問題做一個最優(yōu)化的分析，對PCB設(shè)計作出總體規(guī)劃和詳細(xì)設(shè)計，制定相關(guān)的設(shè)計規(guī)則、規(guī)范用于指導(dǎo)后續(xù)整個產(chǎn)品的開發(fā)設(shè)計。當(dāng)然這些工作大多需要由專業(yè)的PCB設(shè)計工程師來完成，原理設(shè)計工程師通常沒有辦法考慮到這樣細(xì)致和全面。
二、PCB設(shè)計后的仿真分析階段：
在PCB的布局、布線過程中，PCB設(shè)計工程師需要對產(chǎn)品的信號完整性、電源完整性、電磁兼容性、產(chǎn)品散熱情況作出評估。若評估的結(jié)果不能滿足產(chǎn)品的性能要求，則需要修改PCB圖、甚至原理設(shè)計，這樣可以降低因設(shè)計不當(dāng)而導(dǎo)致產(chǎn)品失敗的風(fēng)險，在PCB制作前解決一切可能發(fā)生的設(shè)計問題，盡可能達(dá)到一次設(shè)計成功的目的。該流程的引入，使得產(chǎn)品設(shè)計一次成功成為了現(xiàn)實。
三、測試驗證階段
設(shè)計工程師在測試驗證階段，一方面驗證產(chǎn)品的功能、性能的指標(biāo)是否滿足產(chǎn)品的設(shè)計要求。另外一個方面，可以驗證在PCB設(shè)計前的仿真分析階段和PCB設(shè)計后的仿真分析階段所做的所有的仿真工作、分析工作是否是準(zhǔn)確、可靠，為下一個產(chǎn)品開發(fā)奠定很好的理論和實際相結(jié)合的基礎(chǔ)。 轉(zhuǎn)貼于：中國項目管理資源網(wǎng)
從上面的流程大家可以看出，采用新的高速PCB設(shè)計流程，雖然在產(chǎn)品一輪開發(fā)周期上較傳統(tǒng)的PCB設(shè)計方法產(chǎn)品開發(fā)周期長，所要投入的人力多。但從整個產(chǎn)品的立項到產(chǎn)品上市這個周期上看，無疑前者要短的多。原因很簡單，在傳統(tǒng)的PCB設(shè)計流程中，PCB板的性能只有在制作完成后才能夠通過儀器測量來評判。在PCB板調(diào)試階段中發(fā)現(xiàn)的問題，必須等到下一次PCB板設(shè)計中加以修改。而新的流程中，這些問題絕大多數(shù)將會在設(shè)計的過程中解決了。
隨著時鐘的提高和上升沿的縮短，很難用老的設(shè)計方法去指導(dǎo)現(xiàn)代的電子設(shè)計。在進(jìn)入皮秒（ps）設(shè)計時代，將需要新的設(shè)計規(guī)則，新的技術(shù)、新的工具和新的設(shè)計方法。當(dāng)然，任何一個公司不是那么容易在短時間內(nèi)就可以進(jìn)行從傳統(tǒng)的設(shè)計流程到新的設(shè)計流程的轉(zhuǎn)換，這需要很多路要走。下周我們將重點談企業(yè)進(jìn)行流程的切換需要做出那些努力，以提高產(chǎn)品的設(shè)計成功率，縮短產(chǎn)品的設(shè)計周期，以加強(qiáng)企業(yè)的競爭能力。
項目經(jīng)理勝任力免費(fèi)測評PMQ上線啦！快來測測你排多少名吧~
http://opto-elec.com.cn/pmqhd/index.html
